#### PATENT ABSTRACTS OF JAPAN

(11) Publication number:

60103587 A

(43) Date of publication of application: 07 . 06 . 85

(51) Int. CI

G11C 11/34

(21) Application number: 58210099

(22) Date of filing: 09 . 11 . 83

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

**OGURA ISAO** 

MASUOKA FUJIO


# (54) CAPACITOR VOLTAGE IMPRESSING CIRCUIT OF MEMORY CELL IN SEMICONDUCTOR STORAGE DEVICE


## (57) Abstract

PURPOSE: To attain screening effectively with high efficiency while the advantage that the operation of a memory cell is hardly affected by the instantaneous fluctuation of the operating power supply is kept by providing a switching circuit for screening to a common connecting point of each MOS capacitor.

CONSTITUTION: A transistor (TR) 7 is turned on and a TR8 is turned off at normal operation in an LSI memory and a low voltage VCP is impressed to one electrode (electrode on an oxide film) 26 of each MOS capacitor 3 of the memory cells 1... through the TR7. Thus, no deterioration or breakdown is caused to a thin oxide film 24 of the MOS capacitor 3, and since a voltage  $V_{cc}$  is not directly impressed to the MOS capacitor 3 even if a momentary fluctuation of the operating power supply voltage  $V_{cc}$  is caused, the operation of the memory cell 1... is hardly affected. While the TR7 is turned off and the TR8 is turned on during screening, the voltage  $V_{cc}$  is impressed to each MOS capacitor 3 through the TR8.

COPYRIGHT: (C)1985, JPO& Japio





# 19 日本国特許庁(JP)

10 特許出額公開

#### ⑫ 公 開 特 許 公 報 (A) 昭60-103587

@Int\_Cl\_4 G 11 C 11/34 激別記号 101

庁内整理番号 8320-5B

❷公開 昭和60年(1985)6月7日

審査請求 未請求 発明の数 1 (全6頁)

❷発明の名称

半導体記憶装置のメモリセルキャパシタ電圧印加回路

②特 昭58-210099.

多田 顧 昭58(1983)11月9日

分発 明 者 川崎市幸区小向東芝町1番地 東京芝浦電気株式会社多摩

73発 明 者 富 士 雄 川崎市幸区小向東芝町1番地 東京芝浦電気株式会社多摩

川工場内

砂出 株式会社東芝 川崎市幸区堀川町72番地

四代 理 弁理士 鈴江 武彦 外2名

1. 発明の名称

半辺体記憶装置のメモリセルキャペシタ道 压印加回路

## 2. 特許請求の範囲

- (1) それぞれ記憶用の MOS キャパシタを用い たメモリセル群を有する半導体記憶装置におけ る上記名 MOS キャペシタの一方の電気の共通接 読点に、MOS キャパシタの通常動作用の低い電 圧またはこの電圧より高いスクリーニング用の 電圧を選択的に印加する切換回路を具備してな ることを特徴とする半導体記憶装置のメモリセ ルキャペシタ電圧印加回路。
- (2) 前記メモリセル用の通常動作用の印加意 圧は、通常電源電圧 Vcc のほぼってあり、スク リーニング用の印加選圧は通常電源選圧 Vcc で あることを特徴とする前記将許請求の範囲第1 項記版の半導体記憶装置のメモリセルキャペシ 夕世庄印加回路。
  - (3) 前記メモリセル用の通常動作用の印加電

圧は接地電圧であり、前記 MOS キャパシタはア ィプレーション型であることを特徴とする前記 特許請求の範囲第1項記載の半導体記憶装置の メモリセルキャペシタ鼠圧印加回路。

- (4) 半導体記憶装置のデータ出力ピンに外部 からスクリーニング制御賀圧が印加されている か否かを判別して前記切換回路を切換制御する 回路をさらに具備することを特徴とする前記特 許請求の範囲第1項記載の半導体記憶装置のメ モリセルキャペシタ電圧印加回路。
- 3. 発明の詳細な説明

(発明の技術分野)

本発明は半導体記憶装置に係り、薄い酸化膜 を有する MOS 型(絶級ゲート型)キャパシタを 用いたメモリセルを有する半導体記憶装置のメ モリセルキャイシタ電圧印加回路に関する。

[発明の技術的背景]

**最近のダイナミック型メモリは、極めて薄い** 絶録膜を用いて作られた記憶用の MOS キャペシ タとトランスファゲート用の MOS トランジスタ

とを有するダイナミック型メモリセルが用いら れている。通常、上記メモリセルの MOS キャル シタは、一方の電極(半哥体基板設面側の電極) が MOS トランシスタに投読され、役りの一方の 電板(酸化膜上の電機)が外部から印加される 遊源電圧 Vcc に固定される。とのように MOS キ ャパシタの一方の電極に外部印加選圧 Vcc を加 えることは、 MOS キャパシタ下面の半原体恭板 唇表面を強い反転状態にするために必要であっ た。しかし、近年は、メモリセルにより多くの 電荷を寄えることが奨調されており、イオンイ ンプラテーション技術も進歩しているので、前 記 MOS キャパシタをエンハンスメントモードに 代えてディプレーションモードにすることが多 い。こうすることにより、 MOS キャパシタ下向 の半導体層表面は常に反転状態になるので、前 述したように MOS キャパシタの一方の電値を Vec 祖圧に固定する必然性がなくなっている。 むしろ、MOSキャパシタの海い酸化膜の劣化や 破壊を防止したり、メモリセルの動作が電源電

とが可能になり、出荷前にスクリーニングを行 なうことができる。

# 〔背景技術の問題点〕

ところで、前述したようにメモリセルのMOSキャパシタの印加電圧を12VccとかVssのように低くしたLSIメモリに対しては、前述したングを行なりとができなくなり、LSIメモリの品質保証上が残る。また、MDSキャリの場合には、スクリーニング効果を十分には、スクリーニング効果を十分にからい、これに伴って生産時間の増大、深コストの過大、い場合には、スクリーニングがよる必要には、スクリーニングがよる必要には、スクリーニングがよる必要には、スクリーニングがよる必要には、スクリーニングがよる必要には、スクリーニングがよるのでは、スクリーニングがよるのでは、スクリーニングがようには、スクリーニングがよるのでは、スクリーにはは、スクリーには、スクリーにはは、スクリーにはは、スクリーにはは、スクリーにはは、スクリーには、ス

## (発明の目的)

本発明は上記の事情に潜みてなされたもので、 ジモリセルの動作が動作電源の瞬時変動の影響 を受け難いとかメモリセルのMOS キャパジタの 弱い般化膜の劣化や破壊が防止されるなどの利 点を残しながら、スクリーニングを効果的、高 能率的に行なうことが可能な半導体記憶装置の メモリセルキャペシタ選圧印加回路を提供する ものである。

# 〔発明の梃要〕

即ち、本発明は、それぞれ記憶用の MOS キャパンタを用いたメモリセル群を有する半導体記憶装置における上記各 MOS キャパンタの一方の電極の共通接続点に、 MOS キャパンタの通常動作用の低い電圧またはこの電圧より高いスクリーニング用の電圧を選択的に印加する切換回路を具備することを特徴とするものである。

# (発明の実施例)

以下、図面を参照して本発明の一実施例を詳細に説明する。

第1図はダイナミック型 LSI メモリの一部を 示しており、1…はそれぞれメモリセルアレイ におけるダイナミック型メモリセルであって、 それぞれたとえば1個の MOS トランジスタ 2 と 1個の MOS キャルシタ 3 とが直列接続されてい

特開昭60-103587(3)

る。上記 MOS トランシスタ2の一端(ドレイン) はピット級4に接続され、そのゲートは行選択 級5に接続されており、 MOS キャペシタ3の一 端(酸化級上の電係)は共通接続されている。

一方、Ver は前記 MOS キャパシタ3の一端に 通常動作時に印加すべき 12 Vec とか接地電圧 Vss などの低い電圧、Vec は通常の電源配圧、 がはメモリの通常動作時にはハイレベルとなり スクリーニング中はロウレベルになる別であり、 ではり換回路をに供給される。この切換にないないとなり ないて、アおよび8はそれぞれの大っとに おいて、アおよび8はそれぞれのサインスタント型のMOS トランシスタであり、 それぞれの一端は共通に前記が正しているの 各MOS キャパシタ3の共通接続なではいて より、それぞれの他端は対応していましているの をMOS キャパシタ3の共通接続なではましている。 とはず印加され、それぞれのかったは対応 して前記制御信号の、のが印加されるの。

第2図は前記メモリセル1の稼造の一例を示 しており、2.1はP形半導体搭板、2.2はドレ

加される。したがって、MOS キャパシタ3の形 い酸化膜24に劣化や破壊が生じることはなく、動作電源電圧 Vcc の瞬時変動が生じたとしても MOS キャパシタ3に Vcc 電圧が直接に印加され てはいないのでメモリセル1…の動作は悪影響 を受け違い。

これに対して、スクリーニング中はトランジスタ1がオフ、トランジスタ8がオンになり、前記各MOSキャパンタ3には上記トランジスタ8を通じてVcc電圧が印加される。このように、前記電圧Vcrに比べて高いVcc電圧が印加されてスクリーニングに比べて効果的に高能率的に欠陥の検出が可能になる。

第3図は、LSIメモリがウェー状態のときスクリーニングを行及う場合に用いられる前記訓御信号が、その発生回路の一例であり、これは前記メモリと同一テップ上に形成されている。即ち、30は外部からスクリーニング訓御電圧Vsを入力するための専用のパッド、31は上記

イン領域、23はソース領域、24はゲート酸化膜、25はゲート電極、26は MOS キャパシタの一方の電極、27は反転領域である。

而して、上記 LSI メモリにおいて、通常動作時はトランシスタ 7 がオン、トランシスタ 8 がオフになり、メモリセル 1 … の各 MOS キャパシタ 3 の一方の電極(酸化膜上の電極) 2 6 には上記トランシスタ 7 を通じて低い電圧 Vcp が印

パッド30に入力端が接続された第1の E/D 型インパータ、32はこの後段に接続された第2の E/D 型インパータである。これらのインペータ31,32はそれぞれ型の MOS トランシスタント(E)型の MOS トランシスタント(E)型の MOS トランシスタント(E)型の MOS トランシスタント(D)型の MOS トランシスタンの A)の MOS トランシスタン A)の MOS トラン A)の MOS A)の

而して、ウェス状態におけるスクリーニング 中には、ペッド30に Vcc 電圧より高いスクリーニング 制御電圧 Vs が印加される。したがって、 第1のインベータ31の出力信号 ø は Vss 電圧 となり、第2のインベータ32の出力信号 ø は 任何 Vs 健圧となるので、第1図のメモリセル
1 … にはトランツスタ8を通じて Vcc 電圧が印加されるようになる。これに対して、チップがパッケーツに収納された後における通常では、スクリーニング制御電圧 Vs は印加されずればいるのインパータョ1の人力端は抵抗3ヶ位に Vcc 電圧となり、第2のインパータョ2の 以間で Vcc 電圧となり、第2のインパータョ2の 以間で Vcc 電圧となり、第1回の 以前に 世 Vcc が印加されるようになる。

第4図は、LSIメモリのチップがセラミックあるいはプラスチックのパッケージに収容された状態でスクリーニングを行なうために同一チップ上に設けられた制御信号(ダ・ダ)発生回路の一例を示している。この場合、スクリーニング制御電圧Vsを印加するために、専用の外部ピンを設けることなく、既存の入出力ピンPoが後述する理由により適している)を採用ピンとし

ている。即ち、10はデータ出力ピンPoにス クリーニング制御配圧 Va(通常の電源電圧 Vcc より高い)が印加されているか否かを刊別する スクリーニング状態判別回路であり、これは上 記ピンPoに入力側が接続されたRCフィルタ回 路41と、このフィルタ回路41の出力側に接 続されたフリップフロップ回路(おとからなる。 上記フィルタ回路41は、入出力端間に接続さ れた抵抗43と、出力端とVss端との間に接続 されたキャパシタイイとからなる。また、前記 フリップフロップ回路42はNチャンネルE型 MOS トランシスタイ5~48からなり、動作電 源として Vcc 電圧が印加されている。とのフリ ップフロップ回路 4 2 の出力端(つまり、スク リーニング状態判別回路4年の出刀端)には第 1の E/D 型インバータ 4 9 が接続され、この後 段に羽2の E/D 型インバータ5 Oが接続され、 この後段に第3のインパータ51が接続されて いる。上記第1、第2のインパータ49,50 は動作電源としてVcc電圧が印加され、第2の

インパータ50の出力信号は制御信号々として たり、第3のインパータ51は動作電源として 前記ピンPoの電圧が印加され、その出力信号は ・制御信号すとなる。そして、前記第1のインパ ータ49の出力端と第3のインパータ5 1 の N チャンネルE型の負荷用 MOS トランジスタ 5 2 のケートとの間にはケートにVcc 塩圧が印加さ れたNチャンネルE型 MOS トランシスタ 5 3 が 接続されている。また、上記男3のインパータ 5 1 にないては、負荷用 MOS トランジスタ 5 2 のゲートとソース(出力端)との間にはブート ストラップ用のキャペシタ54が投続されてお り、さらに上記ケートにはVcc電圧より高い電 圧を供給するためのレベルキープ目路55が接 続されている。とのレベルキープ回路55は、 NチャンネルE型 MOS トランジスタ 5 6 , 5 7 および充放電用のキャペシタ58を用いたチャ 🗝 ージポンプ回路からなり、発振回路(図示せず) からのペルス信号に応じてキャペシタ5.8の充

放電を行ない、動作電源電圧Vccの2倍の電圧

を出力する。上記発振回路は、通常用いられて いる自己基板ベイアス回路用発振回路を兼用す ることができる。

なお、前記データ出力ピンPoには図示しないがデータ出力パッファが接続されており、メモリの通常動作時には上記ピン40の電圧がVcc 電圧より高くなることはない。

いま、上記第4図の回路のデータ出力ピンPoに外部からVcc 電圧より高いスクリーニング制御電圧 Vs が印加されるスクリーニング中において、スクリーニング状態刊別回路40のフリップフロップ回路42は、トランジスタ45のゲート電圧がトランジスタ48のゲート電圧 Vcc より高くなるのでセット状態になり、がオン、トランジスタ45がオン、トランジスタ47がオン、トランジスタ46がオフになり、第1のインバータ19の出力信号は Vss 電圧となり、第3のインバータ51はトランジスタ52のゲートに

レベルキープ回路 5 5 から 2 Vcc 電圧が加えられ、プートストラップ作用より出力信号 6 が Vs 電圧になっている。したがって、第 1 図のトランジスタ 7 はオフ、トランジスタ 8 はオンであり、メモリセル 1 …にはトランジスタ 8 を通じて Vcc 世圧が印加されるようになる。

上記とは逆に、第4図の回路の通常动作時には、スクリーニング状態判別回路40のフリップフロッ回路42はリセット状態(トランジスタ46がオンであり、トランジスタ45がオフ、トランジスタ47がオフである)となり、その出刀はハイレベルである。これにより、第1のインベータ49の出

### 4. 図面の簡単な説明

第1図は本発明に係る半導体記憶製量のメモリセルキャパンタ電圧印加回路の一災施例を示す回路図、第2図は第1図のメモリセルの1個を取り出して示す構造説明図、第3図かよび第4図はそれぞれ第1図の制御信号は、する完生する回路の相談なる例を示す回路関である。

力はロウレベル、第2のインパータ50の出力信号がはほぼ Vcc 電圧、第3のインパータ51の出力信号がは Vss 電圧となるので、第1図のメモリセル1…にはトランジスタフを通じて低い電圧 Vcr が印加される。

なか、スクリーニング状態判別回路40のフィルタ回路41は、入力追圧(ピンPoの選圧)の短かい周期的な変動にフリップフロップ回路42が定動しないようにRC時定数が定められている。

また、上記第4図の回路はデータ出力ピンVoの選圧値に対してスクリーニング中か否かの判別を行なっているが、これに代えてスクリーニング中にアドレスピラのハイレベルより高いスクリーニング制御登圧を印加し、上記アドレスピンの3値の選圧値に対してスクリーニング中か否かの判別を行なりようにしてもよい。

#### [ 発明の効果]

上述したよりに本発明の半導体記憶装置のメ

1 …メモリセル、3 … MOS キャペンタ、6 … 切換回路、Po … データ出力ピン。

出類人代理人 并理士 鈴 江 武 彦

